추천검색어
반도체 공정 중요 Module 이해
- 반도체 집적 소자 제작 공정 개발 및 제조에서 진행 되는 중요 Module 기술 (Isolation, Gate, Capacitor, Floating Gate, Interconnect)을 학습하고, 각 기술 별 발전 역사 및 미래 개발 방향까지 총체적으로 파악할 수 있어 반도체 소자 개발 관련한 기초적인 직무 역량을 키우는 과정
| 학습시간 | 총 15차시 35일 과정 |
|---|---|
| 강사 | 김창호, 김준호, 조남면, 김기세 |
| 교재 |
|
수료 조건
| 수료항목 | 수료기준 | 평가 방법 |
|---|---|---|
| 평가 |
- 시험 있는 과정 : 시험 응시(점수 무관) - 시험 없는 과정 : 시험 없음(진도율로 수료) ※ 기업의 요청이 있을 경우, 수료기준은 다를 수 있습니다. |
|
| 진도율 |
진도율 100% 기준, 100% 이상 시 수료 가능 ※ 기업의 요청이 있을 경우, 수료기준은 다를 수 있습니다. |
차시별 총 학습시간의 50% 이상 학습한 차시만 해당 과정의 총 진도율에 반영됩니다. |
학습목표
- - 반도체 산업 신입사원으로 반도체 기본적 개념과 Fab/장비들에 대한 개념을 알고 이를 업무 시 사용할 수 있다.
- - 각 단위 공정 들이 소자에서 하는 역할에 대해 총체적인 이해 증진을 할 수 있어 개발 방향 설정에 도움이 된다.
- - 기획/마케팅/구매등의 부서에서 일을 하게 되면서 현재 자사에서 생산 되는 제품에 대한 기본적인 이해할 수 있다.
학습대상
- - 반도체 관련 기업의 업무를 진행하고 있는 사원~과장, 책임급
- - 반도체 관련 기업에서 영업을 진행하고 있는 사원~과장, 책임급
- - 반도체와 유사한 공정 Process를 진행하고 있는 기업의 사원~과장, 책임급
강사 소개
김창호
(내용전문가)
- 경력
- 전) 국내 대기업 11년 근무
- 현) 엘캠퍼스 교강사
- 학력
- 미국 Top 20 MBA 출신
김준호
(내용전문가)
- 경력
- 현) 엘캠퍼스 교강사
- 전) 대기업 반도체 선행 연구 개발팀 연구원 3년
- 전) 연구 개발 담당 및 공정 프로세스 담당
- 학력
- 미국 TOP 10 대학원 출신
조남면
(내용전문가)
- 경력
- 총 경력 : 13년 3개월
- - 삼성전자 공정개발팀 ( 13 년 3 개월 )
- 학력
- - 서울대학교 무기재료공학과( 석사졸업 )
김기세
(내용전문가)
- 경력
- 총 경력 : 30년 0개월
- - 페어차일드 코리아 ( 25 년 )
- - 삼성전자 ( 4 년 11 개월 )
- 학력
- - 인하대학교 전자공학과( 석사졸업 )
훈련내용
| 차시 | 차시명 | 강의시간 |
|---|---|---|
| 1차시 | Isolation Technology_I (Device Isolation 과 LOCOS)_공정흐름도 해석하기 | 31분 |
| 2차시 | Isolation Technology_II (LOCOS 문제점과 STI)_공정흐름도 해석하기 | 29분 |
| 3차시 | Gate Technology_I (MOSFET Scaling)_공정흐름도 해석하기 | 25분 |
| 4차시 | Gate Technology_II (Nanoscale MOSFET)_단위공정 최적화하기 | 28분 |
| 5차시 | Gate Technology_III (Gate Dielectrics)_단위공정 최적화하기 | 31분 |
| 6차시 | Gate Technology_IV (Gate Electrode)_단위소자 개발하기 | 30분 |
| 7차시 | Gate Technology_V (Dual Metal Gate / Shallow Junction)_공정흐름도 해석하기 | 31분 |
| 8차시 | Gate Technology_VI (Channel Engineering)_단위소자 개발하기 | 30분 |
| 9차시 | Gate Technology_VII (3D MOSFET)_단위소자 개발하기 | 29분 |
| 10차시 | Capacitor Technology_I (DRAM 동작)_단위소자 개발하기 | 32분 |
| 11차시 | Capacitor Technology_II (Capacitor 구조 발전)_단위공정 최적화하기 | 34분 |
| 12차시 | Floating Gate Technology_I (Flash Cell 동작)_단위소자 개발하기 | 28분 |
| 13차시 | Floating Gate Technology_II (Flash Cell 기술 개발)_단위소자 개발하기 | 29분 |
| 14차시 | Interconnect Technology_I (Interconnect 및 Contact 기술)_단위공정 최적화하기 | 29분 |
| 15차시 | Interconnect Technology_II (Cu Interconnect 및 Low-k Dielectrics)_단위공정 최적화하기 | 36분 |
모사답안 처리기준
- 모사답안의 정의
- 과제·시험에서 타인의 답안을 그대로 복사하거나, 문장의 구조·핵심 표현이 동일한 상태에서 일부만 바꾸어 제출한 답안을 모사답안이라고 합니다. 인터넷·서적·강의자료의 내용을 출처 없이 그대로 옮겨 적는 경우도 포함될 수 있습니다. - 처리 원칙
- 모사답안으로 판정된 경우, 해당 평가의 점수는 0점 처리됩니다.
- 모사답안이 1건 이상 적발되면 해당 수강생의 전체 과정이 미수료로 처리될 수 있습니다.
- 반복·중대한 부정행위 발생 시, 해당 사업장은 최대 1년간 직업능력개발훈련비 지원이 제한될 수 있습니다.
수강 후기
수강 후기 데이터가 없습니다.