[학습자료] 반도체 후공정 기초완성
0 원
일반 수강료 | 예상 수강료 (기업/단체) |
---|---|
37,620 원 |
대기업교육비 : 37,620원
예상지원금액 : 15,048원
예상수강료 : 22,572원
본인이 수강지원금 환급 대상자인지의 여부는
소속 노동사무소 (고용지원센터)에 문의하여 반드시 확인하시기 바랍니다. |
중견기업교육비 : 37,620원
예상지원금액 : 30,096원
예상수강료 : 7,524원
본인이 수강지원금 환급 대상자인지의 여부는
소속 노동사무소 (고용지원센터)에 문의하여 반드시 확인하시기 바랍니다. |
|
우선지원대상기업교육비 : 37,620원
예상지원금액 : 33,858원
예상수강료 : 3,762원
본인이 수강지원금 환급 대상자인지의 여부는
소속 노동사무소 (고용지원센터)에 문의하여 반드시 확인하시기 바랍니다. |
과정 분류 | 제목 | 모집마감일 | 교육기간 | 상태 | 강의신청 |
---|---|---|---|---|---|
신규과정으로, 현재 작업 중입니다. (약 일주일 소요 예정) |
※교육기간은 해당 회사 인사담당자의 승인 여부에 따라 달라질 수 있습니다.
수료 항목 | 수료 기준 | 평가 방법 |
---|---|---|
시험 | * 환급(사업주훈련) 과정 100점 만점 기준 60점 이상 * 비환급(일반) 과정 - 시험 있는 과정 : 시험 응시(점수 무관) - 시험 없는 과정 : 시험 없음(진도율로 수료) ※ 기업의 요청이 있을 경우, '수료기준'은 다를 수 있습니다. |
- 최종평가 선다형 문제 20문항 출제 총 100점 만점, 배점 각 5점. (총 100% 반영) |
진도율 | * 환급(사업주훈련) 과정 진도율 100% 기준, 80% 이상 시 수료 가능 * 비환급(일반) 과정 진도율 100% 기준, 100% 이상 시 수료 가능 |
차시별 총 학습시간의 50% 이상 학습한 차시만 해당 과정의 총 진도율에 반영됩니다. |
차시 | 차시명 | 학습 목표 | 강의 시간 |
---|---|---|---|
1차시 | 반도체 산업에 대한 이해_제품시장 조사하기 | - 고객의 요구사항과 진입 시장의 규모를 파악할 수 있다. - 파악된 자료, 시장조사기관의 분석자료 및 인터넷의 정보를 통해 개발 제품에 대한 전반적인 시장 동향을 분석할 수 있다. |
30분 |
2차시 | 반도체 후공정 개요_공정흐름도 해석하기 | - 공정 흐름도로부터 필요한 단위 공정을 파악할 수 있다. | 28분 |
3차시 | EDS Test (Wafer Test) _패키징전공정개발하기 | - 후면연마 공정을 통해 규정되어 있는 제품별 패키지 높이를 맞추기 위해 웨이퍼의 뒷면을 기계적 또는 화학적 방법으로 연마할 수 있다. | 28분 |
4차시 | Packaging 공정 (1)_패키징전공정개발하기 | - 웨이퍼 소잉(Sawing) 공정을 통해 칩(Die)을 개별적으로 분리할 수 있다. - 다이 접착 공정을 통해 리드프레임이나 반도체 기판 등의 패키지 재료에 다이를 고정시킬 수 있고, 스페이서 테이프를 이용하여 추가로 반도체 칩을 적층할 수 있다. 또한 제품에 따라서 다양한 접합공정이 사용될 수 있다. - 본드 공정을 통해 다이의 전극과 리드프레임 또는 반도체 기판의 전극을 금속 세선(Wire), TAB(Tape Automated Bonding), 플립 칩 방식으로 전기적 신호를 연결할 수 있다. |
31분 |
5차시 | Packaging 공정 (2)_웨이퍼범핑공정개발하기 | - UBM 전극패드 위에 범핑공정을 위한 솔더 볼을 형성 시킬 수 있다. - 솔더 볼이 형성된 후 웨이퍼의 뒷면을 연마하여 각각의 다이로 개별 분리하는 공정을 수행할 수 있다. |
26분 |
6차시 | Final Test (Package Test)_웨이퍼레벨기능검증하기 | - 웨이퍼의 제품성능시험 장비 사용법을 숙지하고 적용할 수 있다 | 28분 |
7차시 | 패키지 (Package) 기술 | - 리드 프레임 패키지 (Lead Frame Package) (삽입 실장형 (Through Hole Mount), 표면 실장형 (Surface Mount) 에 대해 숙지 할 수 있다. - 볼 그리드 어레이, CSP (Chip Scale Package)와 MCP (Multi Chip Package)에 대해 이해 할수 있다. - 플립 칩 (Flip Chip) 본딩 패키지, WLCSP (Wafer Level CSP), FOWLP (Fan-out Wafer Level Package)에 대해 이해 할수있다. - 스미트폰 3D 패키지 기술인 SoC (System on Chip), SiP (System in Package), PoP (Package on Package)에 대해 숙지 할 수있다. |
31분 |
8차시 | TSV (Through Silicon Via_패키징전공정개발하기 | - TSV(Through Silicon Via) 공정을 통해 웨이퍼에 관통 홀을 형성하여 칩과 칩 또는 웨이퍼와 웨이퍼 간의 접합으로 3차원 적층을 할 수 있다. | 25분 |
번호 | 과정 분류 | 제목 | 등록일 | 조회수 |
---|---|---|---|---|
10 | 반도체 | 좋은 강의 감사합니다. | 2024-03-28 | 35 |
9 | 반도체 | 공정에 대해 심도있게 알 수 있었습니다. | 2024-03-26 | 47 |
8 | 반도체 | 잘 들었습니다 | 2024-03-05 | 61 |
7 | 반도체 | 반도체 공정이론 후기 | 2024-02-29 | 65 |
6 | 반도체 | 도움이됐습니다 | 2024-02-20 | 84 |
5 | 반도체 | 굳 | 2024-02-14 | 75 |
4 | 반도체 | 반도체 환경 설비 직무향상에 도움이됩니다 | 2024-01-26 | 105 |
3 | 반도체 | 막연했던 그림이 구체적으로.... | 2023-12-03 | 165 |
2 | 반도체 | 교육 | 2023-11-06 | 151 |
1 | 반도체 | 유익한 정보를 많이 배웠습니다. | 2023-09-21 | 234 |